強化行動裝置運算火力 晶片商祭出獨家影像/通訊IP
行動裝置市場正轉向顯示與通訊規格競爭，牽動晶片商重繪技術發展藍圖。隨著行動裝置顯示、通訊規格不斷升級，不僅為系統應用處理器帶來龐大運算負擔，也加重周邊影像和無線連結子系統的設計挑戰；因而驅動矽智財(IP)、系統單晶片(SoC)設計服務與製造業者，竭力催生客製化特定標準產品(CSSP)橋接晶片、影像/視訊資料層處理單元(IVP DPU)，並積極改良長程演進計畫(LTE)軟硬體設計平台。
在2013年電子高峰論壇(Globalpress Electronics Summit)中，包括快輯(QuickLogic)、Tensilica和Algotochip等IP和晶片商均正加速朝此研發方向邁進，期加速晶片、終端裝置開發時程，並全面提升系統處理效能。
手機升級背後功臣 CSSP激發AP超水準實力
隨著手機導入LTE、802.11ac通訊技術，並升級全高畫質(FHD)顯示規格、千萬畫素相機，已使內部影像處理、無線連結等子系統複雜度倍增，因而也帶動手機處理器和品牌廠搶搭各種CSSP方案，以優化應用處理器與各子系統資料連結，全力發揮高速運算價值。
 |
| 圖1 QuickLogic總裁暨執行長Andy Pease認為，透過CSSP可強化應用處理器與手機各子系統的連結功能。 |
美商快輯(QuickLogic)總裁暨執行長Andy Pease(圖1)表示，CSSP在行動裝置子系統設計中的重要性正與日俱增，主要係手機品牌廠考量產品差異化設計，以及快速上市的需求，必須在應用處理器與周邊子系統連接架構方面下工夫，才能突顯獨特功能優勢並加速升級至最新通訊、顯示規格，以搶占市場先機；因此，具備軟硬體可編程能力，且能支援用戶獨家韌體及驅動程式的CSSP橋接晶片，近來已逐漸受到品牌廠、原始設備製造商(OEM)青睞。
除產品功能與上市時程考量外，Pease還強調，手機製造商也相當看重產品的設計延伸性、物料清單(BOM)成本，因此在手機各部功能規格快速演進的情況下，多數業者皆傾向導入成本較特定應用積體電路(ASIC)更便宜的CSSP方案，進而降低新一代機種的印刷電路板(PCB)設計變動幅度及研發開支。
因應市場發展趨勢，QuickLogic已鎖定行動裝置記憶體、無線通訊、顯示器傳輸介面及輸入/輸出(I/O)四大子系統(圖2)，全力協助處理器及品牌業者打造專屬的CSSP。Pease指出，2013年第四季，QuickLogic將針對上述應用發布三款新的CSSP橋接晶片解決方案，進一步提高子系統資料運算速度，並分攤主處理器的龐大運算負擔，以減輕整體系統功耗。
 |
| 圖2 行動裝置處理器與四大子系統的連接架構 資料來源：QuickLogic |
值此同時，高通(Qualcomm)、聯發科及博通(Broadcom)等一線處理器大廠，亦已對CSSP展現濃厚興趣，期藉此發揮旗下行動處理器的百分之百運算實力。Pease分析，儘管行動晶片的核心數量、時脈和整合度不斷攀升，但與周邊子系統的連結方案不能同步升級，還是英雄無用武之地，所以業界近期遂將行動裝置研發焦點轉移至CSSP橋接晶片上，刺激相關元件需求升溫。
Pease也透露，由於CSSP與應用處理器的連結非常緊密，設計上也息息相關，因此QuickLogic正與多家處理器業者合作，以因應市場脈動而迅速推陳出新。現階段，該公司針對行動裝置各部子系統開發的CSSP橋接解決方案，亦已打進一線晶片商的參考設計建議清單，有助其持續擴張市場滲透率。
除透過橋接晶片增強行動裝置的運算能力外，由於螢幕解析度、鏡頭畫素激增，造成中央處理器(CPU)負荷加劇，因此業界亦掀起在SoC中導入特定影像運算單元的新作法，更進一步推升畫素處理速度。其中，Tensilica近期推出新一代IVP DPU，可提供較CPU快十到二十倍的畫素處理能力，正大舉搶進行動裝置、汽車先進駕駛輔助系統(ADAS)。
比CPU快二十倍 IVP DPU掀畫素運算革命
比CPU快二十倍 IVP DPU掀畫素運算革命
 |
| 圖3 Tensilica創辦人暨技術長Chris Rowen認為，隨著行動裝置SoC的設計益發複雜，特定應用IP的重要性將愈來愈顯著。 |
Tensilica創辦人暨技術長Chris Rowen(圖3)表示，行動裝置及汽車ADAS對高解析、動態影像處理的要求日益嚴格，單靠系統內部多核心CPU、繪圖處理器(GPU)已力有未逮，且將引發大量功耗；因而須導入專門執行多管線(Pipeline)畫素運算的IVP DPU，方能有效強化視訊訊號處理、雜訊濾波能力和畫面穩定性，協助系統業者開發更先進的影像應用功能。
Rowen進一步指出，為滿足行動裝置導入高動態範圍(HDR)、臉部辨識、低光照補償和數位變焦(Digital Zoom)功能，汽車ADAS所需的高速影像偵測、分析機制，以及數位電視的影像後處理、手勢控制等新設計需求(圖4)；已有幾家處理器、系統業者研擬採用IVP DPU打造特定影像子系統，藉以協助主處理器分擔大量畫素運算工作，相關解決方案將於2014年大量出爐。
 |
| 圖4 各種顯示裝置對影像應用功能的導入需求 資料來源：Tensilic |
據悉，IVP DPU基於數位訊號處理器(DSP)核心架構，採用台積電28奈米(nm)先進製程降低生產成本與占位空間，並內建8、16及32位元畫素處理專屬指令集，因而具備強大的平行運算能力。
Rowen分析，由於CPU、GPU各側重於邏輯運算，以及浮點運算和3D繪圖功能，因此在高吞吐量的畫素處理方面皆不及IVP DPU；相形之下，IVP DPU最高達到每秒數千億畫素運算效能，可在較低耗能的情況下，比GPU處理速度快上幾倍，甚至提供較CPU高十到二十倍的峰值性能(圖5)。
 |
| 圖5 IVP DPU與CPU、GPU畫素處理能力比較 資料來源：Tensilica |
事實上，不僅行動裝置、車用影像子系統設計也亟須改良，其他無線通訊、輸入/輸出(I/O)和記憶體等子系統架構亦須導入更複雜的管理機制；因應此趨勢，電子設計自動化(EDA)工具商–益華電腦(Cadence)已於今年3月購併Tensilica，進而壯大其IP工廠(IP Factory)的發展計畫，以提供SoC開發商最佳設計支援，並加快客戶產品上市時程。
無獨有偶，來自美國加州的IC設計服務公司Algotochip，亦因應LTE系統設計複雜度大增的情形，開發出一套可編程SoC架構設計平台–藍盒子(Blue-Box)，並與ARM、Tensilica等IP供應商緊密合作，可實現在8?16周內將客戶的C程式碼轉換成可量產SoC架構的創舉，進而加速LTE相關產品的上市時程。
加速4G產品上市 SoC設計平台需求加溫
 |
| 圖6 Algotochip創辦人暨技術長 Satish Padmanabhan認為，SoC設計挑戰益發艱難，IP供應商、IC設計業者已很難再單打獨鬥。 |
Algotochip創辦人暨技術長Satish Padmanabhan(圖6)表示，Algotochip可透過專屬的可編程SoC設計平台，整合各種微處理器(MPU)核心、演算法、製程設計套件(PDK)與軟體編譯器，並計算出最適合的數位SoC微架構、電路布局與軟體配置模式；如此一來不僅能加快LTE系統中，DSP、現場可編程閘陣列(FPGA)或ASIC的開發時程，還可透過修改C程式碼的方式，快速滿足特殊應用功能設計需求。
Padmanabhan強調，由於LTE強調高傳輸速率，因此處理器須針對相關訊號快速進行編碼及解碼，同時須在低功耗的前提下，導入更多軟體及IP區塊以增強運算功能，導致設計愈來愈複雜；在晶片商、系統廠均面臨產品上市時程的壓力下，對SoC設計與分析平台的需求已明顯湧現，為Algotochip帶來新的市場發展契機。
其中，ARM、Tensilica等IP供應商已相中Algotochip的SoC設計能力，持續與其擴大合作，藉以整合旗下多元IP陣容，並提供全方位參考設計予晶片業者。Padmanabhan指出，Algotochip將與IP、軟體、晶圓廠等合作夥伴打造完整的SoC製造生態系統，並將陸續導入台積電40、28奈米先進製程，提供高效能、低功耗的LTE晶片設計方案。目前該公司已啟動數個40奈米LTE Turbo Decoder設計案，預計下半年發布成果。
隨著各國電信商加速推進LTE商轉，Algotochip主要投資者日東電工(Nitto Denko)也計畫在2013年加碼投資，以增強該公司的工程研發實力，進一步圈地日本、中國大陸LTE市場商機。
Padmanabhan更透露，未來Algotochip也將搶進智慧電網(Smart Grid)市場，藉由藍盒子強大的軟硬體整合能力，協助相關業者克服多通訊標準、低功耗的智慧電網晶片設計挑戰。
